當(dāng)前位置:首頁(yè) > 百科知識(shí) > 半導(dǎo)體照明 > 正文

3D 封裝

3D晶圓級(jí)封裝,英文簡(jiǎn)稱(WLP),包括CIS發(fā)射器、MEMS封裝、標(biāo)準(zhǔn)器件封裝。是指在不改變封裝體尺寸的前提下,在同一個(gè)封裝體內(nèi)于垂直方向疊放兩個(gè)以上芯片的封裝技術(shù),它起源于快閃存儲(chǔ)器(NOR/NAND)及SDRAM的疊層封裝。主要特點(diǎn)包括:多功能、高效能;大容量高密度,單位體積上的功能及應(yīng)用成倍提升以及低成本。

3D封裝的分類

一:封裝趨勢(shì)是疊層封(PoP);低產(chǎn)率芯片似乎傾向于PoP。
二:多芯片封裝(MCP)方法,而高密度和高性能的芯片則傾向于MCP。
三:以系統(tǒng)級(jí)封裝(SiP)技術(shù)為主,其中邏輯器件和存儲(chǔ)器件都以各自的工藝制造,然后在一個(gè)SiP封裝內(nèi)結(jié)合在一起。
目前的大多數(shù)閃存都采用多芯片封裝(MCP,Multichip Package),這種封裝,通常把ROM和RAM封裝在一塊兒。多芯封裝(MCP)技術(shù)是在高密度多層互連基板上,采用微焊接、封裝工藝將構(gòu)成電子電路的各種微型元器件(裸芯片及片式元器件)組裝起來(lái),形成高密度、高性能、高可靠性的微電子產(chǎn)品(包括組件、部件、子系統(tǒng)、系統(tǒng))。技術(shù)上,MCP追求高速度、高性能、高可靠和多功能,而不像一般混合IC技術(shù)以縮小體積重量為主。但隨著Flash閃存以及DRAM閃存追求體積的最小化,該封裝技術(shù)由于使用了金屬絲焊接,在帶寬和所占空間比例上都存在劣勢(shì),而WSP封裝技術(shù)將會(huì)是一個(gè)更好解決方案。

3D封裝技術(shù)的優(yōu)勢(shì)

在尺寸和重量方面,3D設(shè)計(jì)替代單芯片封裝縮小了器件尺寸、減輕了重量。與傳統(tǒng)封裝相比,使用3D技術(shù)可縮短尺寸、減輕重量達(dá)40-50倍;在速度方面,3D技術(shù)節(jié)約的功率可使3D元件以每秒更快的轉(zhuǎn)換速度運(yùn)轉(zhuǎn)而不增加能耗,寄生性和方法;硅片后處理等等。
3D封裝改善了芯片的許多性能,如尺寸、重量、速度、產(chǎn)量及耗能。當(dāng)前,3D封裝的發(fā)展有質(zhì)量、電特性、機(jī)械性能、熱特性、封裝成本、生產(chǎn)時(shí)間等的限制,并且在許多情況下,這些因素是相互關(guān)聯(lián)的。3D封裝開(kāi)發(fā)如何完成、什么時(shí)候完成?大多數(shù)IC專家認(rèn)為可能會(huì)經(jīng)歷以下幾個(gè)階段。具有TSV和導(dǎo)電漿料的快閃存儲(chǔ)器晶圓疊層很可能會(huì)發(fā)展,隨后會(huì)有表面凸點(diǎn)間距小至5μm的IC表面-表面鍵合出現(xiàn)。最后,硅上系統(tǒng)將會(huì)發(fā)展到存儲(chǔ)器、圖形和其它IC將與微處理器芯片相鍵合。[1]


內(nèi)容來(lái)自百科網(wǎng)