一種12位低功耗電阻串架構(gòu)DAC
微電子學(xué)
頁數(shù)： 6 2024-02-20
摘要： 利用分段式電阻串結(jié)構(gòu)，基于CMOS工藝設(shè)計了一款12位3.4 MHz低功耗數(shù)模轉(zhuǎn)換器(DAC)芯片。結(jié)合建立速度和靜態(tài)性能的設(shè)計指標，確定“5+7”式分段結(jié)構(gòu)，在保證建立速度的條件下考慮到電阻的失配性，實現(xiàn)良好的微分非線性(DNL)和積分非線性(INL)特性。后仿真結(jié)果表明，在3.4 MHz速度下，常溫下DNL為0.14 LSB,INL為1 LSB,在-40～125℃下，DNL... （共6頁）
APP 