面向憶阻器存內(nèi)計(jì)算架構(gòu)的高能效編解碼機(jī)制

摘要： 近年來,以憶阻器為代表的存內(nèi)計(jì)算架構(gòu)被廣泛研究,用于加速各種應(yīng)用,并有望突破馮·諾伊曼(von Neumann)架構(gòu)面臨的內(nèi)存墻瓶頸.本文觀察到憶阻器計(jì)算操作的能源消耗存在不對稱性,即在低電阻狀態(tài)下對憶阻器單元的操作能耗可能比在高電阻狀態(tài)下高出數(shù)個數(shù)量級.這為通過減少低電阻狀態(tài)單元的數(shù)量來節(jié)省計(jì)算能源提供了機(jī)會.為此,本文提出了一套通用且高效的憶阻器編解碼機(jī)制,可以無縫集成到現(xiàn)... （共16頁）